삼성은 컴퓨텍스 2026에서 HBM5 스택 메모리 프로토타입을 발표했다

삼성전자—HBM5에 대한 첫걸음

최근 삼성전자는 HBM4E 메모리 샘플 공급을 시작했다고 발표했지만 동시에 다음 세대인 HBM5를 적극적으로 개발 중이다. Computex 2025 전시회에서 회사는 HBM5 칩의 대형 모델만 공개해 구조에 대한 개요를 제공했다. 이미 기술이 복잡하고 까다로울 것으로 보인다.

개발 핵심 세부 사항
| 파라미터 | 삼성이 하는 일 | 기본 크리스탈 | 2nm 공정 자체 생산 | DRAM 층 수 | GAA 트랜지스터 | 1nm 이하 공정 |
|---|---|---|---|---|---|---|
| | | 2nm | 계획 중 | 12~20층 (클래스 1c) | 사용 예정 | 미래에 습득 가능 |

삼성전자의 부서 기술 이사 송재혁(Song Jaehyuk)은 회사가 이러한 기술 개발 및 도입에 참여하고 있음을 확인했다. 계약 부서는 Nvidia를 포함한 가장 까다로운 고객의 요구를 충족시킬 수 있다.

HBM4E와 비교
* HBM4E는 4nm 기본 크리스탈과 1c 공정을 사용해 DRAM 칩을 제작한다.

* HBM5는 다음을 제공할 예정이다:
* 더 얇은 2nm 크리스탈 및 유연한 층 수(12–20).
* 효율적인 냉각을 위한 Heat Path Block (HPB) – 열 방출 채널.
* 향상된 아키텍처 덕분에 데이터 전송 속도 증가.

HPB 기술은 이미 HBM4E에서 테스트되었으며 삼성은 메모리 안정성을 높이기 위해 고급 열 방출 방법을 사용할 계획이다. HBM5 대량 생산은 2028년부터 시작될 예정이며, HBM5E에서는 더 진보된 1d 공정으로 DRAM 크리스탈을 제작한다.

경쟁사 활동
* SK하이닉스는 유사한 냉각 기술인 iHBM을 사용하고 있다. 이는 삼성의 솔루션이 열 방출 면에서 독특하지 않다는 것을 의미한다.

* SK하이닉스도 HBM5에 2nm 칩을 도입하고 iHBM을 활용해 대량 생산을 계획 중이다.

결론
삼성전자는 이미 2nm 공정 기반의 HBM5를 개발 중이며 최대 20층 DRAM과 혁신적인 HPB 열 방출을 포함한다. 대규모 출시 예정은 2028년이며, SK하이닉스와 같은 경쟁사는 iHBM 같은 유사 솔루션을 적용하고 있다. 전반적으로 삼성은 1nm 이하 기술 습득에 대한 자신감과 주요 고객 요구 충족 준비가 되어 있음을 보여준다